# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-165482

(43)Date of publication of application: 10.06.1994

(51)Int.CI.

H02M 3/07

(21)Application number : 04-234387

HO3K 5/15

(21)Application number (22)Date of filing:

02.09.1992

(71)Applicant: NEC CORP

(72)Inventor:

TAMAGAWA AKIO


# (54) VOLTAGE CONVERSION CIRCUIT AND POLYPHASE CLOCK GENERATION CIRCUIT USED THEREFOR

(57)Abstract:

PURPOSE: To obtain a charge pump type power circuit, in which output voltage is fluctuated in a small quantity to overload, while acquiring a polyphase clock generating circuit, in which the number of elements is decreased and dissipation currents are reduced and which is used for driving a charge pump.

CONSTITUTION: A plurality of transfer capacitances 17, 18 are charged at power- supply voltage VDD at first timing ϕ1, and connected between a power terminal 11 and a positive-electrode output terminal 13 at second timing ϕ2, and positive- electrode output voltage at twice as much as power-supply voltage is generated. The transfer capacitances are connected between a grounding terminal 14 and a negative-electrode output terminal 16 at thrid timing ϕ3, and negative-electrode output voltage at twice as much as power-supply voltage is generated. Since positive and negative outputs are generated independently, one output is

not subject to an effect even when overload is connected to one side.



**LEGAL STATUS** 

[Date of request for examination]

02.09.1992

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2104979 06.11.1996

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 特 許 公 報(B2)

(11)特許出願公告番号

# 特公平8-28965

(24) (44)公告日 平成8年(1996) 3月21日 

(51) Int.Cl.<sup>6</sup>

觀別記号

广内整理番号

FΙ

技術表示箇所

H 0 2 M 3/07

前求項の数8(全22頁)

(21)出願番号

特願平4-234387

(22)出顧日

平成4年(1992)9月2日

(65)公開番号

特開平6-165482

(43)公開日

平成6年(1994)6月10日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 玉川 秋雄

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 京本 直樹 (外2名)

審査官 小池 正彦

(56) 参考文献 特開 昭52-75255 (JP, A)

特開 昭61-172432 (JP, A)

特開 平4-91656 (JP, A)

特開 平4-67770 (JP, A)

特期 昭57-122668 (JP, A)

実開 昭51-140413 (JP, U) 実開 昭58-112088 (JP, U)

特公 昭57-50147 (JP. B2)

### (54) 【発明の名称】 電圧変換回路

### 【特許請求の範囲】

【請求項1】 複数個の容量素子を第1のタイミングで それぞれ電源電圧に充電する手段と、前記複数個の容量 素子のうち所定の第1の個数の容量素子を第2のタイミ ングで直列接続して電源電圧の複数倍の正電圧を発生さ せる手段と、前記複数個の容量素子のうち所定の第2の 個数の容量素子を第3のタイミングで直列接続して電源 電圧の複数倍の負電圧を発生させる手段とを有する電圧 変換回路。

【請求項2】 直列接続された複数個の容量素子を第1 のタイミングで電源電圧に充電する手段と、前記複数個 の容量素子のうち所定の第1の個数の容量素子を第2の タイミングで並列接続して電源電圧の複数分の1の正電 圧を発生させる手段と、前記複数個の容量素子のうち所 定の第2の個数の容量素子を第3のタイミングで並列接 2

統して電源電圧の複数分の1の負電圧を発生させる手段 とを有する電圧変換回路。

【請求項3】 反転及び非反転出力端を有し、所定の遅 延時間を有するCMOSレベルシフト回路からなる2相 クロック信号発生回路と、前記クロック信号のパルスを 複数毎に1個選択することにより、前記クロック信号の 周波数の前記複数分の1の周波数を有し互に位相の異な る前記複数の出力信号を出力する手段とを有する多層ク ロック発生回路により前記第1、第2、第3のタイミン 10 グを得ることを特徴とする請求項1または2記載の電圧 変換回路。

【請求項4】 反転及び非反転出力端を有し、所定の遅 延時間を有するCMOSレベルシフト回路からなる2相 クロック信号発生回路と、前記クロック信号のうち1個 のクロック信号を入力され、反転及び非反転出力信号を 出力する2分の1分周回路と、前記反転及び非反転出力 信号のそれぞれと前記1個のクロック信号との論理積を 出力する2個のゲート回路とを有する3相クロック発生 回路により前記第1、第2、第3のタイミングを得るこ とを特徴とする請求項1または2記載の電圧変換回路。

【請求項5】 前記充電する手段は、前記複数個の容景 素子がそれぞれスイッチ素子に直列接続された復数個の 直列回路が、電源に並列接続された回路であり、前記正 電圧を発生させる手段は、前記所定の第1の個数の容量 素子がスイッチ素子を介して直列に接続された直列回路 の高電位側の端子が正電圧出力端子に接続された回路で あり、前記負電圧を発生させる手段は、前記所定の第2 の個数の容量素子がスイッチ素子を介して直列に接続さ れた直列回路の低電位側の端子が負電圧出力端子に接続 された回路であることを特徴とする請求項1記載の電圧 変換回路。

【請求項6】 前記充電する手段は、前記複数個の容量 素子がスイッチ素子を介して直列に接続された直列回路 が、電源に接続された回路であり、前記正電圧を発生さ せる手段は、前記所定の第1の個数の容量素子がそれぞ れスイッチ素子に直列接続された複数個の直列回路が並 列に接続されてなる並列回路の高電位側の端子が、正電 圧出力端子に接続された回路であり、前記負電圧を発生 させる手段は、前記所定の第2の個数の容量素子がそれ ぞれスイッチ素子に直列接続された複数個の直列回路が 並列に接続されてなる並列回路の低電位側の端子が、負 電圧出力端子に接続された回路であることを特徴とする 請求項2記載の電圧変換回路。

【請求項7】 前記スイッチ素子はCMOSトランジス タにより構成され、前記トランジスタのゲートに印加さ れる3相クロック信号によって前記第1,第2及び第3 のタイミングが与えられていることを特徴とする請求項 5または請求項6記載の電圧変換回路。

【請求項8】 反転及び非反転出力端を有し、所定の遅 延時間を有するCMOSレベルシフト回路からなる2相 クロック信号発生回路と、前記クロック信号のうち1個 のクロック信号を入力され、反転及び非反転出力信号を 出力する2分の1分周回路と、前記反転及び非反転出力 信号のそれぞれと前記1個のクロック信号との論理積を 回路の出力信号である3相クロック信号が前記トランジ スタのゲートに印加されていることを特徴とする請求項 7 記載の電圧変換回路。

### 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明は電圧変換回路及びそれに 用いる多相クロック発生回路に関し、特に単一供給電源 から大きさの異なる正または負の電圧を発生させるチャ ージポンプ型の電圧変換回路及びチャージポンプ駆動用 の多相クロック発生回路に関する。

## [0002]

【従来の技術】従来の電圧変換回路及びそれに用いる多 相クロック発生回路について、それぞれ図面を参照して 説明する。なお、電圧変換回路は昇圧回路と降圧回路と に分類してそれぞれ説明する。

1.

【0003】1. 電圧変換回路

#### (1) 昇圧回路

従来から、昇圧回路は単一の供給電源から、供給電源電 圧より大きな、正または負の出力電圧を得るために用い 10 られており、例えばRS-232Cドライバ/レシーバ 用ICの電源回路部等に用いられている。従来の昇圧回 路については、米国特許第4,777,577号、第 4, 897, 774号、第4, 999, 761号, 第 4,807,104号、第4,812,961号の各公 報に記載されている。これらの従来の昇圧回路はいずれ も2相クロックで動作し、スイッチとキャパシタとから なるスイッチトキャパシタ回路方式による構成になって

【0004】以下、図面を参照しながら、この従来の昇 20 圧回路について説明する。

【0005】図13及び14はそれぞれ従来の昇圧回路 の回路図、及び従来の昇圧回路の動作を示す模式図であ り、図14(a), (b) はそれぞれタイミング ø1, φ 2においてスイッチが作動した後の各回路素子の接続 状態を示している。

【0006】図13に示す従来の昇圧回路は、昇圧部2 17と反転部218とから構成される。

【0007】昇圧部217においては、負極端が接地端 子209に接続された供給電源200の正極端201が 30 充電用スイッチ203の一端及び昇圧用スイッチ206 の一端に接続され、充電用スイッチ203の他端は転送 容量202の一端及び昇圧用スイッチ205の一端に、 昇圧用スイッチ206の他端は転送容量202の他端及 び充電用スイッチ204の一端にそれぞれ接続され、昇 圧用スイッチ205の他端は正極蓄積容量207の一端 及び正極出力端子208に、充電用スイッチ204の他 端は正極蓄積容量207の他端及び接地端子209にそ れぞれ接続されている。

【0008】反転部218においては、一端が正極出力 出力する2個のゲート回路とを有する3相クロック発生 40 端子208に接続された充電用スイッチ211の他端が 反転用容量210の一端、及び他端が接地端子209に 接続された反転用スイッチ213の一端に接続され、反 転用容量210の他端が、他端が接地端子209に接続 された充電用スイッチ212の一端及び反転用スイッチ 214の一端に接続され、反転用スイッチ214の他端 が、他端が接地端子209に接続された負極蓄積容量2 15の一端及び負極出力端子216に接続されている。

【0009】次に動作について説明する。

【0010】まず、昇圧部217では、昇圧用スイッチ 50 205.206がオフとなっている状態で、タイミング ゅ1 において、充電用スイッチ203,204がオンとなり、図14(a)に示すように転送容量202は供給電源200の出力電圧 $V_{DD}$ に充電される。そして充電用スイッチ203,204がオフとなった後タイミングゅ2において、昇圧用スイッチ205,206がオンとなって、図14(b)に示すように転送容量202は供給電源200と直列に接続され、これにより、正極蓄積容量207が電圧2 $V_{DD}$ に充電されるとともに正極出力端子208は電圧2 $V_{DD}$ を出力する。

【0011】一方、反転部218では、反転用スイッチ213,214がオフとなった後、タイミング $\phi_1$  において、充電用スイッチ211,212がオンとなり、図14 (a) に示すように反転用容量210は正極出力端子208と接地端子209との間に接続されて電圧 $2V_{DD}$ に充電される。そして充電用スイッチ211,212がオフとなった後タイミング $\phi_2$  において、反転用スイッチ213,214がオンとなって、図14 (b) に示すように反転用容量210により負極蓄積容量215が電圧 $-2V_{DD}$ に充電されるとともに負極出力端子216は電圧 $-2V_{DD}$ を出力する。

【0012】また、図13には供給電源電圧の2倍の大きさの正及び負の電圧を得るための従来の昇圧回路を示したが、例えば図13において、転送容量202と並列に多数の他の転送容量を接続し、タイミングφ1においてそれぞれ電圧VDDに充電し、タイミングφ2において供給電源200及び転送容量202と直列に接続することにより、正極出力端子208に電圧を供給することにより、正極出力端子208に電圧を供給することができたより、正極出力端子208に電圧を供給する手段を設ければ、従来の昇圧回路において、供給電源電圧の整数倍の大きさの正及び負の電圧を発生させることができる。なお、米国特許第4,807,104号公報には、供給電源電圧の6倍の出力電圧を生じる、スイッチトキャパシタ回路方式による昇圧回路が記載されている。

# 【0013】(2)降圧回路

従来から、降圧回路は単一の供給電源から、大きさが供給電源電圧より小さな出力電圧を取り出すために用いられている。このような降圧回路をプリント基板上に形成する場合は、通常三端子レギュレータや、コイルを用いたスイッチングレギュレータが使用されるが、三端子レギュレータはバイポーラプロセスで製造され、また出力段のトランジスタでの損失が大きいという特徴を持ち、スイッチングレギュレータは、三端子レギュレータに較べれば損失は少いが、コイルを使用しており装置が大型化してしまうという問題があった。

【0014】そこで、CMOS集積回路上に降圧回路を形成する場合は、従来、CMOS集積回路とその製造工程上の整合性が良く、かつ損失も少いという特徴を持つ、スイッチトキャパシタ型降圧回路が用いられていた。従来のスイッチトキャパシタ型降圧回路は、例えば「電気通信学会論文誌 '83/8 Vol. J66-C No. 8 P. P. 576-583」に記載さ

れている。

【0015】以下、この従来の降圧回路について図面を 参照しながも説明する。

65

【0.0.1.6】図1.5、及び1.6はそれぞれ従来の降圧回路の回路図、及び従来の降圧回路の動作を示す模式図であり、図1.6(a)、(b)はそれぞれタイミング  $\phi_1$ 、 $\phi_2$ においてメイッチが作動した後の各回路著子の接続状態を示している。

【0017】図15に示す従来の降圧回路においては、10 負極端が接地端チ229に接続された供給電源220の正極端221が充電用スイッチ224の一端に接続され、充電用スイッチ224の他端は転送容量222の一端及び降圧用スイッチ227の一端に接続され、転送容量222の他端は、他端が接地端子229に接続された降圧用スイッチ226の一端及び充電用スイッチ225の一端に、降圧用スイッチ227の他端は、充電用スイッチ225の一端に、及び他端が接地点229に接続された蓄積容量223の一端、さらに出力端子228に、それぞれ接続されている。

20 【0018】次に動作について説明する。

【0019】降圧用スイッチ226,227がオフとなった後タイミングø1において、充電用スイッチ224,225がオンとなり、図16(a)に示すように、転送容量222及び蓄積容量223は、それぞれ電圧VDD/2に充電されるとともに、出力端子228は電圧VDD/2を出力とする。ただし、転送容量222及び蓄積容量223の容量値は互いに等しいものとしてある。

【0020】このとき、出力端子228に接続される負荷によって、転送容量222及び蓄積容量223のそれ 30 ぞれの蓄積電荷量はわずかに変動し得るが、充電用スイッチ224、225がオフとなった後タイミングφ2において、降圧用スイッチ226、227がオンとなって、図14(b)に示すように転送容量222と蓄積容量223とは、出力端子228と接地端子229との間に並列接続されるので、電荷が等しく配分されて、出力端子228の出力は電圧VDD/2に保たれる。

【0021】2. 多相クロック発生回路

従来から、多相クロック発生回路は、スイッチトキャパシタ型の昇圧回路、降圧回路等の、スイッチ素子を含む 10 回路とともに用いられ、スイッチ素子にタイミングクロック信号を供給してオフ状態とオン状態との切り換えを行う機能を持つている。この場合において、互いに異なる位相で開閉を行うスイッチが切換時に同時にオンになってしまうことがないように、異なる位相ごとに重ななってしまうことがないように、異なる位相ごとに重ねないのない独立したタイミングクロック信号を用いなければならない。例えば、図13に示す従来の昇圧回路においては、タイミングø1においてオフからオンへ切り換わる充電用スイッチ203、204、211、212に供給されるタイミングクロック信号と、タイミングø2に 50 おいてオフからオンへ切り換わる昇圧用スイッチ20

5,206及び反転用スイッチ213,214に供給されるタイミングクロック信号とは、互いに重なりのない独立したタイミングクロック信号でなければならず、そのため図13に示す従来の昇圧回路は、スイッチ素子の切り換えのために2相クロック発生回路を必要とする。一般に、3相以上の異なる位相でスイッチ素子を制御する必要がある場合も多く、従来から3相以上の多相クロック発生回路も用いられている。

【0022】図17及び18は、それぞれ従来の3相クロック発生回路の回路図、及び従来の3相クロック発生同路の動作を示すタイミングチャートである。

【0023】図17に示す従来の3相クロック発生回路は、2相クロック発生回路230及び231から構成される。

【0024】2相クロック発生回路230においては、D型フリップフロップ回路241のクロック入力端C1が、2入力AND回路239の一方の入力端、2入力AND回路240の一方の入力端、及びクロック入力端子243に接続され、出力端Q1が2入力AND回路239の他方の入力端に接続され、反転出力端Q1バーが、データ信号入力端D1及び2入力AND回路240の他方の入力端に接続されている。そして、2入力AND回路239の出力端は出力端子235に接続されている。

【0025】2相クロック発生回路231においては、D型フリップフロップ回路242のクロック入力端C2が、2入力AND回路233の一方の入力端、2入力AND回路2340の出力端に接続されている。また、D型フリップフロップ回路242の出力端Q2が2入力AND回路233の他方の入力端に接続され、反転出力端Q2バーがデータ信号入力端口2及び2入力AND回路234の他方の入力端に接続されている。そして、2入力AND回路233の出力端は、出力端子236に接続され、2入力AND回路234の出力端は、出力端子237に接続されている。

【0026】なお、D型フリップフロップ回路 241は 反転出力端  $Q_1$  パーとデータ信号入力端  $D_1$  とが接続されることによって、2分の1分周回路 238 を形成し、また D型フリップフロップ回路 242 は 反転出力端  $Q_2$  パーとデータ信号入力端  $D_2$ とが接続されることによって、2分の1分周回路 232 を形成している。

【00.27】次に動作について説明する。

【0028】図18は、図17に示す従来の3相クロック発生回路において、クロック入力端子243に入力される入力クロック信号CLKと、2入力AND回路239, 240の出力信号C1, C2と、出力端子235, 236, 237の出力信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_3$ 、及びD型フリップフロップ回路242の出力端Q $_2$ 、反転出力端Q $_2$  バーの出力信号Q $_2$ , Q $_2$  バーのそれぞれの時間変化を示すタイミングチャートである。

【0.029】人力クロック信号CLKは2分の1分周回路2.38により分周され、出力端 $Q_1$ 及び反転出力端 $Q_1$ バーからは互いに逆位和で人力クロック信号CLKのパルスが入力される毎に反転する出力信号 $Q_1$ ,  $Q_1$ バーがそれぞれ出力される。これらの出力信号 $Q_1$ ,  $Q_1$ バーをそれぞれ2入力AND回路2.39, 2.40に入力して、人力クロック信号CLKとの論理積をとることにより、図1.8に示す出力信号CL, C2が得られる。

53

【0030】出力信号C1は出力端子235へ送られて 10 出力信号 01 となり、出力信号C2は、2分の1分周回路232により分周され、図18に示す出力信号 Q2, Q2パーを生じる。そして、2入力AND回路233, 234によりこれらの出力信号 Q2, Q2パーと出力信号 C2との論理積をそれぞれとることにより、図18に示す出力信号 02, 03 が得られる。

【0031】以上、3相クロック発生回路について説明したが、4相以上の多相クロック発生回路も同様にして構成することができる。即ち、2相クロック発生回路を複数段接続し、前段の2つの出力信号のうちの一方を、各段の分周回路へ入力クロッック信号として人力し、この分周回路の2つの出力のそれぞれと、この入力クロック信号との論理積を、2つの出力信号として出力することにより、重なりのない多相クロック信号を発生させることができる。

[0032]

【発明が解決しようとする課題】 1. 電圧変換回路 従来の昇圧回路においては、例えば図13に示したよう に、まず昇圧部217で電源電圧の2倍の電圧を発生さ せて、正極出力端子208から出力するとともに、反転 30 部218で極性を反転させた同じ大きさの電圧を発生さ せて、負極出力端子216から出力している。従って、 例えば正極出力端子208に過負荷が接続されて正極出 力電圧が低下した場合、正極蓄積容量207及び反転用 容量210の電圧が低下して負極出力電圧の絶対値まで 小さくなり、負極出力端子216に接続されている他の 回路においてまで、安定な動作が維持できなくなる。ま た、正極出力電圧の変動が負極出力電圧の変動を引き起 こすため、この昇圧回路を電源回路として用いる場合、 出力電圧の変動量は2倍になり、この電源回路を含む装 40 置全体の信頼度を著しく低下させることになるという問 題があった。

【0033】さらに、この従来の昇圧回路では、大きさが供給電源電圧の整数倍であって、絶対値が等しい正及び負の電圧、つまり±2VDD、または±3VDD、等の電圧しか発生することができない。しかし、CCDドライバICのバイアス電圧発生回路のように、異なる大きさのバイアス電圧、例えば+3VDD及び-2VDDのような電圧が必要とされることもあり、この場合、従来の昇圧回路は用いることができなかった。

50 【0034】また、従来の降圧回路においては、図15

に示したように、まず容量値の等しい2つの容量である 転送容量222と蓄積容量223とな供給電源220の 正極端221と接地端子229との間に直接に接続し て、それぞれ電源電圧の2分の1の電圧に充電し、転送 容量222と蓄積容量223との接続点を出力端子22 8へ接続して、出力電圧を電源電圧の2分の1の電圧と して出力し、次に転送容量222と蓄積容量223とを 接地端子229と出力端子228との間に並列に接続し て、出力電圧を電源電圧の2分の1の電圧に保つように なっているため、出力電圧として、絶対値が電源電圧の 2分の1の大きさで、極性が異なるような電圧は、得ら れなかった。

【0035】そこで、例えば、出力端子228に電圧を反転して極性の異なる電圧を発生するような反転回路を付加し、これによって、正負両極性の出力電圧が得られるようにする方法もあるが、その場合、出力端子228の出力電圧が、外部負荷の影響で変動したとき、出力端子228に接続した反転回路の出力電圧まで変動することになり、反転回路に接続される外部回路において誤動作を引き起こす恐れがある。また、この反転回路を付加した場合の降圧回路を電源回路として用いるときは、正極の出力電圧の変動がそのまま負極の出力電圧の変動となり、電源回路としての出力の変動量は2倍の大きさとなり、信頼度が著しく低下するという問題があった。

# 【0036】2.多相クロック発生回路

従来の多相クロック発生回路は、一つの入力クロック信号から、一組の重なりのない2相クロックを発生させる為に、フリップフロップによる2分の1分周回路を一つ必要とする。即ち、N相クロックを発生するためには、フリップフロップによる2分の1分周回路を少くともN個必要とし、素子数が多くなるので、集積化に際し、大きな面積を占有してしまうという問題があった。

【0037】また、フリップフロップによる分周によって多相クロックを発生するため、最初に多相クロック発生回路に入力するクロック信号は、十分周波数の高いものでなければならない。例えば、図17に示す従来の3相クロック発生回路では、図18に示すタイミングチャートからわかるように、出力信号 ø 1 , ø 2 , ø 3 から成る3相クロックに号しての周波数にくらべ、最初に入力する入力クロック信号CLKの周波数は4倍となっている。従って多相クロック発生回路内において、電源から接地点へ向けて多量の貫通電流が流れて、消費電力が大きなものになるという欠点があった。

#### [0038]

【課題を解決するための手段】本発明によれば、複数個の容量素子を第1のタイミングでそれぞれ電源電圧に充電する手段と、前記複数個の容量素子のうち所定の第1の個数の容量素子を第2のタイミングで直列接続して電源電圧の複数倍の正電圧を発生させる手段と、前記複数個の容量素子のうち所定の第2の個数の容量素子を第3

のタイミングで直列接続して電源電圧の複数倍の負電圧 を発生させる手段とを有する電圧変換回路、及び、直列 接続された複数個の容量素子を第1のタイミングで電源 電圧に充電する手段と、前記複数個の容量素子のうち所 定の第1の個数の容量素子を第2のタイミングで並列接 続して電源電圧の複数分の1の正電圧を発生させる手段 と、前記複数個の容量素子のうち所定の第2の個数の容 量素子を第3のタイミングで並列接続して電源電圧の複 数分の1の負電圧を発生させる手段とを有する電圧変換 10 回路、及び反転及び非反転出力端を有し、所定の遅延時 間を有するCMOSレベルシフト回路からなる2相クロ ック信号発生回路と、前記クロック信号のパルスを複数 個毎に1個選択することにより、前記クロック信号の周 波数の前記複数分の1の周波数を有し互いに位相の異な る前記複数個の出力信号を出力する手段とを有する多相 クロック発生回路を得る。

10

#### [0039]

【実施例】本発明の電圧変換回路及びそれに用いる多相 クロック発生回路について、それぞれ図面を参照して説 20 明する。なお、電圧変換回路は昇圧回路と降圧回路とに 分類してそれぞれ説明する。

図1、及び2はそれぞれ本発明の第1の実施例である昇

【0040】1. 電圧変換回路

### (1) 昇圧回路

圧回路の回路図、及び動作を説明するための模式図であ り、図2(a), (b), (c), (d) はそれぞれタ イミング信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_1$ ,  $\phi_3$  によってスイッチ が作動したときの各回路素子の接続状態を示している。 【0041.】図1に示す昇圧回路においては、負極端が 30 接地端子14に接続された供給電源10の正極端11 が、正極用蓄積容量12、充電用スイッチ19,20、 及び正極昇圧用スイッチ23のそれぞれの一端に接続さ れ、正極用蓄積容量12の他端は、正極出力端子13及 び正極昇圧用スイッチ24の一端にそれぞれ接続され、 充電用スイッチ19の他端は、正極昇圧用スイッチ24 の他端、転送容量17の一端、及び他端が接地端子14 に接続された負極昇圧用スイッチ25の一端にそれぞれ 接続されている。そして充電用スイッチ20の他端は、 転送容量18の一端及び負極昇圧用スイッチ26の一端 にそれぞれ接続され、正極昇圧用スイッチ23の他端 は、転送容量17の他端、負極昇圧用スイッチ26の他 端、及び他端が接地端子14に接続された充電用スイッ チ21の一端にそれぞれ接続されている。また、転送容 量18の他端は、負極昇圧用スイッチ27の一端、及び 他端が接地端子14に接続された充電用スイッチ22の 一端に接続され、負極昇圧用スイッチ27の他端は、負 極出力端子16、及び他端が接地端子14に接続された 負極用蓄積容量15の一端に接続されている。

【0042】さらに、充電用スイッチ19,20,2 50 1,22及び正極昇圧用スイッチ23,24及び負極昇 圧用スイッチ25, 26, 27はそれぞれ、3相クロッ ク発生回路(図示せず)のクイミング信号 61、及びも 2 及びφ3 の供給端子に接続されている。

【0043】次に動作について説明する。

【0044】本実施例の昇圧回路においては、充電用ス イッチ19,20,21,22及び正極昇圧用スイッチ 23. 24及び負極昇圧用スイッチ25, 26, 27は それぞれ、クイミング信号も1 及びも2 及びも3 がハイ レベルである期間にオンとなり、かつタイミング信号も 1 , φ2 , φ3 は時間的に重なり合うことなく、φ1, φ2 , φ1 , φ3 の順序でハイレベルとなり、これをし サイクルとして以下同じ動作を繰り返す。

【0045】図2 (a), (b), (c), (d) はそ れぞれタイミング信号 φ1, φ2, φ1, φ3 によって スイッチが動作したときの各回路素子の接続状態を示し でいる。

【0046】まず、図2(a)に示すように、正極昇圧 用スイッチ23,24及び負極昇圧用スイッチ25,2 6,27がオフとなっている状態で、タイミング信号。 1 によって充電用スイッチ19, 20, 21, 22がオ ンとなり、転送容量17,18はそれぞれ供給電源10 の正極端11と接地端子14との間に接続されて、供給 電源電圧VDDに充電される。

【0047】そして、図2(b)に示すように、充電用 スイッチ19,20,21,22がオフとなった後、タ イミング信号 φ2 によって正極昇圧用スイッチ 23, 2 4がオンとなり、転送容量17が供給電源10の正極端 11と正極出力端子13との間に接続されて、正極出力 端子13は出力電圧2VDDを出力するとともに、正極用 蓄積容量12は電圧VDDに充電される。

【0048】次に、図2(c)に示すように、正極昇圧 用スイッチ23、24がオフとなった後、再びタイミン グ信号 φ1 によって充電用スイッチ19, 20, 21, 22がオンとなり、転送容量17,18はそれぞれ昇圧 Vppに充電される。

【0049】このとき、正極蓄積容量12及び供給電源 10が接地端子14と正極出力端子13との間に直列接 続されているので、正極出力端子13は電圧2Vppを出 力する。

【OO50】そして、図2(d)に示すように、充電用 スイッチ19,20,21,22がオフとなった後、タ イミング信号 63 によって負極昇圧用スイッチ 25, 2 6, 27がオンとなり、転送容量17, 18が接地端子 14と負極出力端子16との間に直列接続されて、負極 出力端子16は出力電圧-2VDDを出力するとともに、 負極用蓄積容量15は電圧-2Vppに充電される。

【0051】このときも、正極出力端子13は、供給電 源10及び正極用蓄積容量12によって、出力電圧2V DDを出力しているが、図2(a), (c)及び(d)に 示す接続状態においては、正極出力端子13に接続され 50 イッチ39,40,41,42及び正極昇圧用スイッチ

る外部負荷によって、正極用蓄積容量12の電圧が変化 し、従って出力電圧が変動する場合があり得る。

【0052】しかし、正極用蓄積容量12の電圧が変化 したとしても、図2(a)、(b)に示すように、次の サイクルのタイミング信号も1 によって再び電源電圧V DDに流電された転送容量17が、タイミング信号 ø2 に よって正極用蓄積容量 L 2 を電圧 V DDに充電して正極出 力端子13の出力電圧を電圧2Vppに回復する。そして この間、正極出力端子13の出力電圧の変動が、負極出 10 力端子16の出力電圧の変動を引き起こすことはない。

【0053】同様に、図2(a), (b), (c)に示 す回路の接続状態において、負極出力端子16の出力電 圧が変動したとしても、図2(d)に示すように、電源 電圧VDDに充電された転送容量17,18によって再び 出力電圧は電圧-2 V DDとなり、この間、負極出力端子 16の出力電圧の変動が、正極出力端子13の出力電圧 の変動を引き起こすことはない。

【0054】図3、及び4はそれぞれ本発明の第2の実 施例である昇圧回路の回路図、及び回路の動作を示す模 20 式図である。

【0055】図3に示す昇圧回路においては、負極端が 接地端子34に接続された供給電源30の正極端31 が、正極用蓄積容量32、充電用スイッチ39,40、 及び正極昇圧用スイッチ43のそれぞれの一端に接続さ れ、正極用蓄積容量32の他端は、正極出力端子33及 び正極昇圧用スイッチ45の一端にそれぞれ接続され、 充電用スイッチ39の他端は、正極昇圧用スイッチ44 の一端、転送容量37の一端、及び他端が接地端子34 に接続された負極昇圧用スイッチ46の一端にそれぞれ 30 接続されている。そして充電用スイッチ40の他端は、 転送容量38の一端、負極昇圧用スイッチ47の一端及 び正極昇圧用スイッチ45の他端にそれぞれ接続され、 正極昇圧用スイッチ43の他端は、転送容量37の他 端、負極昇圧用スイッチ47の他端、及び他端が接地端 子34に接続された充電用スイッチ41の一端にそれぞ れ接続されている。また、転送容量38の他端は、正極 昇圧用スイッチ44の他端、負極昇圧用スイッチ48の 一端、及び他端が接地端子34に接続された充電用スイ ッチ42の一端に接続され、負極昇圧用スイッチ48の 40 他端は、負極出力端子36、及び他端が接地端子34に 接続された負極用蓄積容量35の一端に接続されてい る。

【0056】さらに、充電用スイッチ39,40,4 1, 42及び正極昇圧用スイッチ43, 44, 45及び 負極昇圧用スイッチ46,47,48はそれぞれ、3相 クロック発生回路 (図示せず) のタイミング信号 φ1 及 びφ2 及びφ3 の供給端子に接続されている。

【0057】次に動作について説明する。

【0058】本実施例の昇圧回路においては、充電用ス

43、44、45及び負極昇圧用スイッチ46、47、48はそれぞれ、タイミング信号 $\phi_1$  及び $\phi_2$  及び $\phi_3$  がハイレベルである期間にオンとなり、かつタイミング信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_3$  は時間的に重なり合うことなく、 $\phi_1$ ,  $\phi_2$ ,  $\phi_1$ ,  $\phi_3$  の順序でハイレベルとなり、これを1サイクルとして以下同じ動作を繰り返す。

【0.059】図4(a), (b), (c), (d) はそれぞれタイミング信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_1$ ,  $\phi_3$  によってスイッチが動作したときに各回路素子の接続状態を示している。

【0060】まず、図4(a)に示すように、正極昇圧用スイッチ43, 44, 45及び負極昇圧用スイッチ46, 47, 48がオフとなっている状態で、タイミング信号 $_{01}$ によって充電用スイッチ39, 40, 41, 42がオンとなり、転送容量37, 38はそれぞれ供給電源30の正極端31と接地端子34との間に接続されて、供給電源電圧 $V_{DD}$ に充電される。

【0061】そして、図4(b)に示すように、充電用スイッチ39,40,41,42がオフとなった後、タイミング信号 $\phi_2$ によって正極昇圧用スイッチ43,44,45がオンとなり、転送容量37,38が供給電源30の正極端31と正極出力端子33との間に直列に接続されて、正極出力端子33は出力電圧3 $V_{DD}$ を出力するとともに、正極蓄積容量32は電圧2 $V_{DD}$ に充電される。

【0062】次に、図4(c)に示すように、正極昇圧 用スイッチ43, 44, 45がオフとなった後、再びタ イミング信号 $\phi_1$ によって充電用スイッチ39, 40, 41, 42がオンとなり、転送容量37, 38はそれぞ れ電圧 $V_{DD}$ に充電される。

【0063】このとき、正極蓄積容量32及び供給電源30が接地端子34と正極出力端子33との間に直列接続されているので、正極出力端子33は電圧3VDDを出力する。

【0064】そして、図4(d)に示すように、充電用スイッチ39, 40, 41, 42がオフとなった後、タイミング信号 $\phi_3$ によって負極昇圧用スイッチ46, 47, 48がオンとなり、転送容量37, 38が接地端子34と負極出力端子36との間に直列接続されて、負極出力端子36は出力電圧-2  $V_{DD}$ を出力するとともに、負極蓄積容量35は電圧-2  $V_{DD}$ に充電される。

【0065】このときも、正極出力端子33は、供給電源30及び正極用蓄積容量32によって、出力電圧3V DDを出力している。しかし、図4(a),(c)及び(d)に示す接続状態においては、正極出力端子33に接続される外部負荷によって、正極用蓄積容量32の電圧が変化し、従って出力電圧が変動する場合があり得る。

【0066】しかし、正極用蓄積容量32の電圧が変化 したとしても、図4(a), (b)に示すように、次の サイクルのタイミング信号 olk によって再び電源電圧VDDに充電された転送容量37,38が、タイミング信号 o2 によって正極用蓄積容量32を電圧2VDDに充電して正極出力端子13の出力電圧を電圧3VDDに回復する。そしてこの間、正極出力端子33の出力電圧の変動が、負極出力端子36の出力電圧の変動を引き起こすことはない。

14

【0067】同様に、図4(a),(b),(c)に示す回路の接続状態において、負極出力端子36の出力電 10 圧が変動したとしても、図4(d)に示すように、電源 電圧VDDに充電された転送容量17,18によって再び 出力電圧は電圧-2VDDとなり、この間、負極出力端子 36の出力電圧の変動が、正極出力電圧33の出力電圧 の変動を引き起こすことはない。

【0068】さらに、以上説明したように本実施例の昇 圧回路においては、正極出力端子33からは出力電圧3 VDDを、負極出力端子からは出力電圧-2VDDをそれぞ れ出力しており、即ち正負両出力端子から、絶対値の異 なる正及び負の電圧を出力することが可能となってい 20 る。

【0069】図5は、本発明の第3の実施例である昇圧 回路の回路図である。

【0070】本実施例においては、3個の転送容量57,58,59を用いることにより、供給電源50と転送容量57,58とによって正極出力端子53から電圧+3VDDを出力し、負極出力端子56からは、スイッチSによる切り替えに応じて、転送容量57,58により電圧-2VDD又は転送容量57,58,59により電圧-3VDDを出力することができる。回路の詳細な動作に30ついては、第1,2の実施例と同様である。

【0071】本実施例の昇圧回路においては、正極出力端子53の出力電圧と、負極出力端子56の電圧として、異なる大きさの正及び負の電圧を得ることができ、かつ、両出力端子53,56の外部負荷による電圧変動が互に他方の電圧変動を引き起こすことがなく、さらに、出力電圧の絶対値を、昇圧回路の動作中にもスイッチSを動作させて、切り替えることができる。

【0072】(2)降圧回路

図6及び図7はそれぞれ本発明の第4の実施例である降 40 圧回路の回路図、及び動作を説明するための模式図であ る。

【0073】図6に示す降圧回路においては、負極端が接地端子84に接続された供給電源80の正極端81が充電用スイッチ89の一端に接続され、充電用スイッチ89の他端は正極降圧用スイッチ92の一端、他端が接地端子84に接続された負極降圧用スイッチ96の一端、及び転送容量87の一端に接続されており、正極降圧用スイッチ92の他端は正極出力端子83、他端が接地端子84に接続された正極用蓄積容量82の一端、正極降圧用スイッチ94の一端にそれぞれ接続され、転送

容量87の他端は充電用スイッチ90の一端、他端が接地端子84に接続された正極降圧用スイッチ93の一端、負極降圧用スイッチ97の一端にそれぞれ接続されている。そして、充電用スイッチ90の他端は正極降圧用スイッチ94の他端、転送容量88の一端、及び他端が接地端子84に接続された負極降圧用スイッチ98の一端に接続され、負極降圧用スイッチ97の他端は負極降圧用スイッチ99の一端、負極出力端子86、及び他端が接地端子84に接続された負極降圧用スイッチ99の他端は転送容量88の他端、他端が接地端子84に接続された工極降圧用スイッチ95の一端、及び他端が接地端子84に接続された充電用スイッチ91の一端にそれぞれ接続されている。

【0074】次に動作について説明する。

【0075】本実施例の降圧回路においては、充電用スイッチ89,90,91及び正極降圧用スイッチ92,93,94,95及び負極降圧用スイッチ96,97,98,99はそれぞれ、クイミング信号 $\phi_1$ 及び $\phi_2$ 及び $\phi_3$ がハイレベルである期間にオンとなり、かつタイミング信号 $\phi_1$ , $\phi_2$ , $\phi_3$ は時間的に重なり合うことなく、 $\phi_1$ , $\phi_2$ , $\phi_1$ , $\phi_3$ の順序でハイレベルとなり、これを1サイクルとして以下同じ動作を繰り返す。【0076】図7(a),(b),(c),(d)はそれぞれタイミング信号 $\phi_1$ , $\phi_2$ , $\phi_1$ , $\phi_3$ によってスイッチが動作したときの各回路案子の接続状態を示している。

【0077】まず、図7(a)に示すように、正極降圧用スイッチ92, 93, 94, 95及び負極降圧用スイッチ96, 97, 98, 99がオフとなっている状態で、タイミング信号 $\phi_1$  によって充電用スイッチ89, 90, 91がオンとなり、転送容量87, 88は供給電源80の正極端81と接地端子84との間に直列接続される。このとき、転送容量87及び88の容量値は互いに等しいものとしてあるので、転送容量87, 88は共に、共給電源電圧 $V_{DD}$ の2分の1である電圧1/  $(2V_{DD})$  に充電される。

【0078】そして、図7(b)に示すように充電用スイッチ89, 90, 91がオフとなった後、タイミング信号 $\phi_2$ によって正極降圧用スイッチ92, 93, 94, 95がオンとなり、転送容量87, 88は正極用蓄積容量82の一端と接地端子84との間に並列に接続され、正極用蓄積容量82を電圧 $1/(2V_{DD})$ に充電するとともに、正極出力端子83は電圧 $1/(2V_{DD})$ を出力する。

【0079】次に、図7(c)に示すように、正極降圧用スイッチ92, 93, 94, 95がオフとなった後、再びタイミング信号 $\phi_1$ によって充電用スイッチ89, 90, 91がオンとなり、転送容量87, 88は共に電圧 $1/(2V_{DD})$ に充電される。

【0080】このとき、正極用蓄積容量82が接地端子84と正極出力端子83の間に接続されているので、正極出力端子83は電圧1/(2VDD)を出力する。

16

【0081】そして、図7(d)に示すように、充電川 スイッチ89,90,91がオフとなった後、タイミン グ信号 o3によって負極降圧用スイッチ96,97,9 8,99がオンとなり、転送容量87,88は負極用蓄 複容量85の一端と接地端子84との間に並列に接続され、負極用蓄積容量85を電圧-1/(2Vpp)に充電 かるとともに、負極出力端子86は電圧-1/(2

【0082】このときも、正極用蓄積容量82の充電電圧によって、正極出力端子83は電圧1/(2VDD)を出力しているが、図7(a),(c),(d)に示す接続状態においては、正極出力端子83に接続される外部負荷によっては、正極用蓄積容量82の電圧が変化し、従って正極出力端子83の出力電圧が変動する場合があり得る。

Vnn)を出力する。

【0083】しかし、正極用蓄積容量82の電圧が変化 20 したとしても、図7(a), (b)に示すように、次のサイクルのタイミング信号 $\phi_1$ によって電圧 $1/(2V_{DD})$ に充電された転送容量87及び88が、タイミング信号 $\phi_2$ によって、再び正極用蓄積容量82を電圧 $1/(2V_{DD})$ に充電して正極出力端子83の出力電圧を電圧 $1/(2V_{DD})$ に回復する。そしてこの間、正極出力端子83の出力電圧の変動が、負極出力端子86の出力電圧の変動を引き起こすことはない。

【0084】同様に、図7(a), (b), (c) に示す回路の接続状態において、負極出力端子86の出力電 30 圧が変動したとしても、図7(d) に示すように、電圧  $1/(2V_{DD})$  に充電された転送容量がタイミング信号  $\phi_3$  によって再び負極出力端子86の出力電圧を $1-/(2V_{DD})$  とし、かつこの間負極出力端子86の出力電圧の変動が、正極出力端子83の出力電圧の変動を引き起こすことはない。

【0085】2. 多相クロック発生回路図8、及び図9はそれぞれ本発明の第5の実施例である3相クロック発生回路の回路図、及び動作を示すタイミングチャートである。

40 【0086】図8に示す3相クロック発生回路は、フリップフロップ型CMOSレベルシフト回路101、バッファ103、及びパルス選択回路Pとから構成される。
【0087】CMOSレベルシフト回路101においては、クロック入力端子100がソースが接地端子111に接続されたNchトランジスタ114のゲート、及びインバータ112の入力端に、インバータ112の出力端がソースが接地端子111に接続されたNchトランジスタ113のゲートに接続されている。そして、Nchトランジスタ113のドレインが出力端117、及びソースが共通に電源端子110に接続されたPchトラ

ンジスタ 1 1 5 及び 1 1 6 のドレイン及びゲートにそれ ぞれ接続され、N c h トランジスタ 1 1 4 のドレイン が、出力端 1 1 8、及び P c h トランジスタ 1 1 5 及び 1 1 6 のゲート及びドレインにそれぞれ接続されている。また、出力端 1 1 7 はバッファ 1 0 3 を介して、出力端子 1 0 6 へ接続される。

【0088】パルス選択回路Pにおいては、D型フリップフロップ回路119のクロック入力端Cが、CMOSレベルシフト回路101の出力端118に接続されている。そして、データ信号入力端Dが反転出力端Qバー、及び2入力AND回路105の一方の入力端に接続され、出力端Qが2入力AND回路104の一方の入力端に接続され、2人力AND回路104,105のそれぞれの他方の入力端は共通に接続されて、クロック入力端Cに接続されている。また、2入力AND回路104,105の出力端はそれぞれ出力端子107,108へ接続されている。

【0089】なお、D型フリップフロップ回路119 は、反転出力端Qバーとデータ信号入力端Dとが接続されることによって、2分の1分周回路102を形成して 20 いる。

【0090】次に動作について説明する。

【0091】図9は、本実施例において、クロック入力端100に入力される入力クロック信号CLKと、CMOSレベルシフト回路101の出力端117,118の出力信号C1,C2と、D型フリップフロップ回路119の出力端Q、反転出力端Qバーの出力信号Q,Qバーと、出力端子106,107,108の出力信号φ1,φ2,φ3のそれぞれの時間変化を示すタイミングチャートである。

【0092】図9に示すように、入力クロック信号CLKがローレベルのとき、Nchトランジスタ113,114はそれぞれ、オン,オフの状態となっており、出力信号C1及びC2はそれぞれローレベル及びハイレベルである。入力クロック信号CLKがハイレベルに変化すると、Nchトランジスタ113,114はそれぞれオフ,オンの状態へと変化し、出力信号C2はローレベルとなる。出力信号C2はPchトランジスタ115のゲートに印加されているので、出力信号C2がローレベルになるとNchトランジスタ114のオン抵抗及びPchトランジスタ115のゲート容量とによって定まる一定の遅延時間の後、Pchトランジスタ115はオンとなり、出力信号C1はハイレベルとなる。

【0093】次に、図9に示すように、入力クロック信号CLKがローレベルに変化すると、Nchトランジスタ113,114はそれぞれオン,オフの状態へと変化し、出力信号C1はローレベルとなる。出力信号C1はPchトランジスタ116のゲートに印加されているので、出力信号C1がローレベルになるとNchトランジスタ116の

ゲート容量とによって定まる一定の遅延時間の後、P c h トランジスク 1 1 6 はオンとなり、出力信号 C 2 はハイレベルとなる。

18

【0094】従って、出力信号CL.C2は、図9に示すように、時間的に重なりのない2相クロック信号となる。

【0095】この場合において、Nchトランジスタト 13,114の電流駆動能力は、動作時において出力端 117, 118の出力信号C1, C2を確実に反転させ 10 ることができるように、Pchトランジスタ 1 1 5 , 1 16の電流駆動能力よりも大きく設定されている。即 ち、たとえば、入力クロック信号CLKがローレベルか ちハイレベルへと変化し、Nchトランジスタ114が オン状態に変化し、Pchトランジスタ116がいまだ オンの状態にある遅延時間内においては、出力信号C2 をローレベルへと反転させるために、Nchトランジス タ114はPchトランジスタ116のドレイン電流よ りも多くの電流を流さなければならない。入力クロック 信号の振幅が5ボルトで電源端子110の電圧VDDが1 Oポルトとすると、Nchトランジスタ114のゲート 電圧は、このとき、5ポルトであり、Pchトランジス タ116のゲート電圧はその2倍の大きさの10ボルト である。従って、MOSトランジスタの電流駆動能力 は、ゲート電圧の2乗に比例するから、Nchトランジ スタ114のゲート幅とゲート長との比の値が、Pch トランジスタ116のゲート幅とゲート長との比の値の 4倍以上になるように設定されている。なお、一般に電 子の移動度は正孔の移動度よりも大きいので、実際には Nchトランジスタ114の(ゲート幅)/(ゲート 30 長)の値が P c h トランジスタ 1 1 6 にくらべて 4 倍の 大きさであればよい。

【0096】次に、出力信号C1はバッファ103を介して、出力信号φ1として、出力端子106から出力され、出力信号C2は2分の1分周回路102のクロック入力端Cに入力される。これにより、出力端Qからは、図9に示すように、出力信号C2がハイレベルとなる毎に反転する出力信号Qが、反転出力端Qバーからは、図9に示すように出力信号Qと逆相の出力信号Qバーが、それぞれ出力される。これらの出力信号Q、Qバーはそれでれような人力AND回路104、105によって、出力信号C2との論理積がとられて、出力端子107、108から出力信号φ2、φ3として出力される。

【0097】従って、出力端子106, 107, 108から、図9に示すように、時間的に重なり合うことのない3相のクロック信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_3$  が出力される。これらの出力クロック信号は時間的に $\phi_1$ ,  $\phi_2$ ,  $\phi_1$ ,  $\phi_3$  の順でハイレベルとなり、以下これを1サイクルとして、くり返し動作する。

【0098】本実施例においては、大きな素子面積を必 50 要とするフリップフロップによる2分の1分周回路を1 個しか用いていないので、回路全体の占有面積が小さなものとなり、容易に集積化することができる。また、本実施例においては、CMOSレベルシフト回路のゲート遅延時間を利用することによって、重なりのない2相クロックを発生しており、最初に入力する入力クロック信号の周波数にくらべて、十分大さなものである必要がない。即ち、図9に示すように、人力クロック信号CLKの周波数は、出力信号の1、 ゆ2, ゆ3 の3相クロックとしての周波数の2倍でよく、入力クロック信号を発生する発振回路(図示せず)が容易に構成できる。さらに、高い周波数を必要としなくなるので、回路内においてMOSトランジスクを通っ

て電源から接地端子へと流れる貫通電流が少くなり、消

費電力が小さなものになっている。

【0099】なお、本実施例においては3相クロック発 生回路について説明したが、4相以上の多相クロック発 生回路も、同様にして構成できる。即ち、本実施例の3 相クロック発生回路の出力端子の1つに、新たにパルス 選択回路を接続することによって、その出力端子の出力 信号の2分の1の周波数を持ち、互いに重なり合わない 2つのクロック信号が得られ、全体として4相クロック 発生回路として動作することになる。このようにして、 パルス発生回路の付加によって、多相クロック発生回路 を構成することができ、新たにパルス選択回路を付加す る出力端子の選び方によって、出力信号全体の多相クロ ックとしての構成を決定することができる。即ち、たと えば本実施例の3相クロック発生回路の出力端子108 に新たなパルス選択回路を付加し、そのパルス選択回路 の出力信号をφ4, φ5 とすれば、この4相クロック発 生回路の出力信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_4$ ,  $\phi_5$  は、時間的に 重なり合うことなく、 $\phi_1$ ,  $\phi_2$ ,  $\phi_1$ ,  $\phi_4$ ,  $\phi_1$ ,  $\phi_2$ ,  $\phi_1$ ,  $\phi_5$  の順でハイレベルとなり、以下これを 1サイクルとして、くり返し出力することとなる。図1 0,11、及び12は、それぞれ本発明の第6の実施例 である、3相クロック発生回路を備えた昇圧回路の回路 図、その3相クロック発生回路の回路図、及びその3相 クロック発生回路の動作を示すタイミングチャートであ

【0100】図10に示す昇圧回路は、図1に示す昇圧回路において用いられている各スイチをCMOSトランジスタにより構成した昇圧回路であり、図1の昇圧回路における正極昇圧用スイッチ23、24を正極昇圧用P c hトランジスタ133、134により、負極昇圧用スイッチ25、26、27を負極昇圧用N c hトランジスタ135、136、137により、充電用スイッチ19、20を充電用P c hトランジスタ129、130により、そして充電用スイッチ21、22を充電用N c hトランジスタ131、132により、それぞれ構成している。そして各NまたはP c hトランジスタのゲートには、図10に示すように、3相クロック発生回路139

からタイミング信号 $\phi_1$ ,  $\phi_2$ ,  $\phi_3$  またはその反転信号が入力されている。

【0101】本実施例の昇圧回路においては、高電位の電源端子121または正極出力端子123に接続されるスイッチとしてはPchトランジスク、低電位の接地端子124または負極出力端子126に接続されるスイッチとしては、Nchトランジスタを用いているので、それぞれのゲート電圧を十分な大きさで印加して、各トランジスクのオン抵抗を小さくすることができるので、昇10圧効率を高くするとともに、損失を低減して消費電力を小さくすることができる。

【0102】なお、 $3相クロック発生回路139は、その出力であるタイミング信号<math>\phi_1$ ,  $\phi_2$ ,  $\phi_3$  によって  $Pch及びNchトランジスタをスイッチングする必要 があるため、タイミング信号<math>\phi_1$ ,  $\phi_2$ ,  $\phi_3$  が正及び 負の電圧の間で十分な振幅をもって振動するよう、電源 電圧として、電圧 $+2V_{DD}$ と $-2V_{DD}$ とが入力されている。

【0103】図11は、図10に示されている3相クロ フック発生回路139の回路図である。

【0104】クロック入力端子150には、電圧0Vか ら+5Vまでの振幅を持つクロック信号CLKが入力さ れ、クロック信号CLKは、Pchトランジスタ165 とNchトランジスタ166とから構成されるインパー タ164で反転される。クロック信号CLKとその反転 信号とは、Pchトランジスタ168.169とNch トランジスタ170、171とから構成される第1のレ ベルシフト回路167に入力され、電圧-10Vから+ 5 V までの振幅を持つクロック信号にそれぞれ変換され る。なお、本実施例においては、電圧VDDを、電圧+5 Vに設定してある。この変換されたクロック信号は、N chトランジスタ173, 174とPchトランジスタ 175, 176とから構成される第2のレベルシフト回 路172に入力され、電圧-10Vから+10Vまでの 振幅を持つクロック信号にそれぞれ変換され、インバー タ153, 159に入力される。

【0105】そして、インバータ153の出力信号C1は、出力信号 φ<sub>1</sub> として出力端子156から出力され、インバータ159の出力信号C2は、パルス選択回路P 60 に入力されて、出力信号 φ<sub>2</sub>, φ<sub>3</sub> として、それぞれ出力端子159, 158から出力される。

【0106】入力クロック信号CLK,出力信号 01, 02, 03 の時間的変化を示すタイミングチャートを図 12に示す。本実施例の3相クロック発生回路は、図8に示す3相クロック発生回路において用いられているC MOSレベルシフト回路101を2段直列接続した構成のCMOSレベルシフト回路151を用いることによって、電圧-2Vppから+2Vppまでの振幅を持つ出力信号を得ており、これにより、図10に示すCMOSトランジスタ構成の昇圧回路を動作させることが可能となっ

21

ている。

#### [0107]

【発明の効果】以上説明したように本発明の電圧変換回路においては、まず、昇圧回路は、3相クロック信号によって開閉するスイッチを用いて正極電圧と負極電圧を独立に発生させるので、一方の出力端子に接続される負荷条件によって出力電圧が変動しても、他方の出力端子は安定した出力電圧を保つことができ、昇圧回路及び、この昇圧回路を電源回路等として用いる装置全体の信頼度を、向上させることができる。

【0108】また、本発明の昇圧回路は、キャパシクの個数や、スイッチの接続位置の設定により、絶対値及び極性の異なる多様な出力電圧値が得られる。例えば±2 VDD, ±3 VDDあるいは正極に+3 VDD, 負極に-2 VDD等の電圧の出力が可能である。次に降圧回路は3相で開閉するスイッチを用いているので、従来の降圧回路では得られなかった負極電圧の出力も可能である。また本発明の昇圧回路と同様、一方の出力端子に接続される負荷条件によって出力電圧が変動しても、他方の出力端子は安定した出力電圧を保つことができ、降圧回路及びこの降圧回路を用いる装置全体の信頼度を向上させることができるという効果を有する。

【0109】本発明の多相クロック発生回路は、初段において重なりの無い2相クロックを発生させるために、大きな素子面積を要するフリップフロップ回路を用いず、CMOSレベルシフト回路を用いた2相クロック発生回路を用いているため、素子数が減りチップ面積を小さくできるという効果を有する。また、2分の1分周回路により入力クロック信号を分周していないので、入力クロック信号の周波数を低く設定できるため、貫通電流 30を少なくでき低消費電力化が可能であるという効果を有する。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例である昇圧回路の回路 図

【図2】本発明の第1の実施例である昇圧回路の動作を 示す模式図。 【図3】本発明の第2の実施例である昇圧回路の回路 \*\*\*

22

【図4】本発明の第2の実施例である昇圧回路の動作を 示す模式図。

【図 5 】本発明の第 3 の実施例である昇圧回路の回路 図

【図6】本発明の第4の実施例である降圧回路の回路 図。

【図7】本発明の第4の実施例である降圧回路の動作を 10 示す模式図。

【図8】本発明の第5の実施例である3相クロック発生 回路の回路図。

【図9】本発明の第5の実施例である3相クロック発生 回路の動作を示すタイミングチャート。

【図10】本発明の第6の実施例である、3相クロック 発生回路を用いた昇圧回路の回路図。

【図11】本発明の第6の実施例で用いられる3相クロック発生回路の回路図。

【図12】本発明の第6の実施例で用いられる3相クロ 20 ック発生回路の動作を示すタイミングチャート。

【図13】従来の昇圧回路の回路図。

【図14】従来の昇圧回路のの動作を示す模式図。

【図15】従来の降圧回路の回路図。

【図16】従来の降圧回路の動作を示す模式図。

【図17】従来の3相クロック発生回路の回路図。

【図18】従来の3相クロック発生回路の動作を示すタイミングチャート。

【符号の説明】

17,18 転送容量

23,24 正極昇圧用スイッチ

25, 26, 27 負極昇圧用スイッチ


87,88 転送容量

92, 93, 94, 95 正極降圧用スイッチ


96, 97, 98, 99 負極降圧用スイッチ

101 フリップフロップ型CMOSレベルシフト回路


【図12】




【図1】




【図3】




[図2]




【図4】




【図5】




【図6】






.


[図8]



100 --- クロック入力端子 111 --- 接地端子 101 --- CMOSレベルシフト回路 102 --- 2分の1分周回路 112 --- インバータ 113) 114) --- Nchトランジスタ 103 --- パッファ 115] [16] 104] --- Pcんトランジスタ 2入力AND回路 105 117] 118] --- 出力端 106 出力端子 107 119 --- D型フリップフロップ回路 108 P --- パルス選択回路-


【図9】







【図101

[図11]











【図15】





[図17]

